目前，最先进的芯片工艺是3nm，台积电、三星都已经量产了。
而今年肯定会量产2nm，intel已经量产了18A，也就是2nm，台积电、三星的2nm芯片也将会在下半年正式发布。
那么问题就来了，一颗芯片，用什么来判断它到底是不是3nm？
其实在28nm之前，一颗芯片是什么工艺，是可以用尺量出来的。
有一个指标，称之为“栅极长度”，指的是一个晶体管里面，电流从源头（源极）跑到终点（漏极）时的一小段距离，这个距离就是芯片的工艺。
如果是60nm工艺，代表这一段距离就是60nm，当其是45nm时，代表的就是45nm的芯片。
转折点在28nm，大家发现这个栅极长度并不能无限缩小，因为一旦太小了，到达28nm左右，再缩小时，电流就控制不住了，也就是著名的"短沟道效应"。
那该怎么办呢？于是大家就不再一味的缩小这个“栅极长度”了。
开始在晶体管的形状上做文章了，这时候FinFET技术出场了，使用的是鱼鳍状结构，栅极材料覆盖在鱼鳍的顶部和两侧——从一面变成了三面包夹，这样晶体管微缩了，但这个栅极长度，不用再缩小那么多了，既能提高电流的运行速度，也不会有"短沟道效应"。
于是这时候的14nm、16nm、10nm、7nm等等都来了，这时候的芯片工艺，已经不与栅极长度对应了，就看各家叫法如何了。
后来到了3nm时，三星又搞出了GAA晶体管技术，采用的是更加立体的晶体管结构，将栅极材料从上下左右四面包裹每一根纳米片，让电流流动更快，让晶体管的间距更小，从而实现性能的提升。
这时候栅极长度到底是多少呢，ASML曾经发布过一张数据，显示N3（3nm 工艺），的实际金属半节距23nm，2nm时是21nm，1nm 对应约 18nm，哪怕是1nm以下，这个间距实际上也会在16nm左右，不会一味的降低，因为太低了，就一定会有"短沟道效应"，导致发热、功耗增加，性能不稳定。
很明显，这个长度是不能无限缩小的，只能通过立体结构等，来缩短晶体管之间的距离，提高电流的速度，从而提高晶体管密度，提高频率，提高芯片性能。
所以，现在的芯片工艺，大家也并不再看这个栅极长度了，所谓的3nm芯片中，没有一个参数是3nm的，哪一个指标都与3nm没有直接关系。
大多以等效工艺来看，比如3nm，只是指其性能等效于3nm，并不是真的就是3nm工艺，其它的工艺也是如此。
你说这种叫法科学么，有一定的科学性，但也没有更好的办法，且目前芯片工艺，也就是三星、台积电等几家说了算，他们怎么叫，行业也就只能如此了。
天盈策略提示：文章来自网络，不代表本站观点。
